

คณะวิศวกรรมศาสตร์

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

การสอบปลายภาคการศึกษา ประจำปีการศึกษาที่ 1 ปีการศึกษา 2559
รหัสและชื่อวิชา 010123107 Logic Design of Digital Systems ตอนเรียนที่ 1
วันที่สอบ 7 ธันวาคม 2559 เวลา 09.00 – 12.00 น.
ชื่ออาจารย์ผู้รับผิดชอบรายวิชา DNA

รหัสประจำตัวนักศึกษา..... ชื่อนักศึกษา.....

คำสั่งข้อสอบ

- ข้อสอบมีทั้งหมด 5 ข้อ รวม 8 หน้ารวมปก คะแนนเต็ม 50 คะแนน โดยมีตารางสูตรแนบในท้ายข้อสอบ
- ให้ทำทุกข้อ ลงในข้อสอบ
- การสอบแบบปิดตำรา
 - อนุญาตให้นำเครื่องคำนวณตามที่คณะ กำหนดเข้าห้องสอบ
(กรณีเป็นข้อสอบแบบปิดตำรา การนำเอกสารใดๆ เข้าห้องสอบถือเป็นการทุจริตในการสอบ)
 - ให้นักศึกษาแสดงขั้นตอนการคำนวณอย่างชัดเจน
 - ให้นักศึกษาเขียนชื่อ-นามสกุล ในข้อสอบทุกแผ่น
- ห้ามออกจากห้องสอบก่อนเวลาที่กำหนด.....ชั่วโมง.....นาทีหลังจากเริ่มสอบ หรือ
 - ข้อสอบที่ใช้เวลาสอบ 1 ชั่วโมง ห้ามออกจากห้องสอบก่อนหมดเวลาสอบ 45 นาที
 - ข้อสอบที่ใช้เวลาสอบ 2 ชั่วโมง ห้ามออกจากห้องสอบก่อนหมดเวลาสอบ 1 ชั่วโมง 30 นาที
 - ข้อสอบที่ใช้เวลาสอบ 3 ชั่วโมง ห้ามออกจากห้องสอบก่อนหมดเวลาสอบ 2 ชั่วโมง
- ห้ามเปิดหรือทำข้อสอบก่อนได้รับอนุญาตโดยเด็ดขาดและต้องปฏิบัติตามคำสั่งของข้อสอบอย่างเคร่งครัด
- ไม่อนุญาตให้เข้าห้องนำระหว่างการสอบ ยกเว้นกรณีเกิดเหตุฉุกเฉิน
- ห้ามนำข้อสอบ หรือคัดลอกข้อสอบออกจากห้องสอบ มิฉะนั้นจะถือว่าเป็นการทุจริตในการสอบ

การทุจริตในการสอบถือเป็นความผิดร้ายแรง มีโทษสูงสุด
ให้พ้นสภาพการเป็นนักศึกษา

ชื่อ-นามสกุล.....รหัสประจำตัว.....


1. จากโค้ด VHDL ที่มีส่วนประกอบอยู่ 2 ไฟล์ โดยกำหนดให้ test_1.vhd เป็น Top-level Entity ที่ภายในประกอบด้วย D_FF.vhd จงตอบคำถามต่อไปนี้ (10 คะแนน)

test_1.vhd

```
library ieee;
use ieee.std_logic_1164.all;
entity test_1 is
generic ( N : integer := 4 );
port( data_in  : in std_logic_vector(N-1 downto 0) ;
      CLK, CLR : in std_logic;
      data_out : out std_logic_vector(N-1 downto 0));
end test_1;
architecture data_flow of test_1 is
  signal x : std_logic_vector(N-1 downto 0);
  Begin
    gen_piso: for i in 0 to N-1 generate
      gen_piso : entity WORK.D_FF(Behavioral)
        port map (D => data_in(i), CLK => CLK, CLR => CLR, Q => data_out(i));
    end generate;
  end data_flow;
```

D_FF.vhd


```
library ieee;
use ieee.std_logic_1164.all;
entity D_FF is
port(D, CLK, CLR : in std_logic;
      Q : out std_logic );
end D_FF;
architecture Behavioral of D_FF is
  signal t : std_logic := '0';
begin
  process(CLR,CLK)
  begin
    if (CLR = '1') THEN
      t <= '0';
    elsif rising_edge(CLK) THEN
      t <= D;
    end if;
  end process;
  Q <= t;
end Behavioral;
```



ชื่อ-นามสกุล.....รหัสประจำตัว.....

1.1 จงวาดรูปวงจรดิจิทัลที่สังเคราะห์ได้ในมุมมองของบล็อกไดอะแกรมเหมือนกับการมองผ่าน RTL Viewer
(5 คะแนน)

1.2 จากโค้ด VHDL ข้อ 1.1 ให้นักศึกษาวาดรูปสัญญาณเอาต์พุตของวงจรเมื่อป้อนสัญญาณอินพุตดังรูป
(5 คะแนน)



วาดรูปสัญญาณลงที่นี่

ชื่อ-นามสกุล.....รหัสประจำตัว.....

2. จงเขียนโค้ด VHDL เพื่อสังเคราะห์ให้ได้ฟังก์ชันการทำงานดังต่อไปนี้ พร้อมทั้งเขียนสัญญาณ Timing diagram การทำงานของวงจรมีสังเคราะห์ขึ้นเพื่อป้อนอินพุตต่างๆ ที่กำหนดให้ (10 คะแนน)

2.1 สร้าง T flip-flop ที่ทำงานตามขอบขาขึ้นของสัญญาณ clock โดยมีคุณสมบัติตามตารางที่ 1 และมีขา I/O ดังนี้ (7 คะแนน)

- CLK เป็นขาอินพุตสัญญาณนาฬิกา (clock)
- T เป็นขาอินพุตขนาด 1 บิต (data input)
- Q เป็นขาเอาต์พุตขนาด 1 บิต (data output)


CLK	T	Q_n	Q_{n+1}
↑	0	0	0
↑	0	1	1
↑	1	0	1
↑	1	1	0

ตารางที่ 1 คุณสมบัติการทำงาน of T flip-flop

```
library ieee;
use ieee.std_logic_1164.all;
entity T_flip_flop is
    port(
        CLK, T : std_logic;
        Q : std_logic);
end T_flip_flop;
architecture Behavioral of T_flip_flop is
begin
    -- VHDL code for T flip-flop goes here
end Behavioral;
```


ชื่อ-นามสกุล.....รหัสประจำตัว.....

2.2 วาดรูปสัญญาณ Timing diagram ของสัญญาณเอาต์พุต (Q) จากข้อ 2.1 เมื่อป้อนสัญญาณอินพุต ดังรูป (3 คะแนน)




3. อธิบายหลักการทำงานของวงจรดังต่อไปนี้ว่ามีหลักการทำงานอย่างไร นำไปใช้ประโยชน์อะไร และวาดสัญญาณ Timing diagram ของสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตตามที่กำหนด (5 คะแนน)

3.1




3.2




ชื่อ-นามสกุล.....รหัสประจำตัว.....

4. จงเติมคุณสมบัติของฟลิปฟล็อปต่อไปนี้ลงในตารางให้ครบถ้วน (5 คะแนน)



Input			Output
CK	S	R	Q_{n+1}
	0	0	
	0	1	
	1	0	
	1	1	



Input			Output
CK	S	R	Q_{n+1}
	0	0	
	0	1	
	1	0	
	1	1	

ชื่อ-นามสกุล.....รหัสประจำตัว.....



5. จงวาดรูปวงจรโดยใช้ลอจิกเกตพื้นฐาน (NOT, AND, OR) ที่ให้ผลการทำงานเหมือนโค้ดVHDL ต่อไปนี้
(10 คะแนน)

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity test is
5  port( A, B, C : std_logic;
6        O : out std_logic);
7  end test;
8
9  architecture synth of test is
10   signal t : std_logic_vector(2 downto 0);
11 begin
12   t <= (A & B & C);
13   with t select
14     O <= '1' when "000" | "101" , '0' when others;
15   end synth;
16
```



ชื่อ-นามสกุล.....รหัสประจำตัว.....

6. จาก FSM (Finite State Machine) เมื่อบ้อนสัญญาณอินพุต CLK, PB₁ PB₂ และ RST_N เป็นแบบ Active Low ดังรูป จงวาดสัญญาณ Timing diagram ของสัญญาณเอาต์พุต LED₂, LED₁, LED₀ หาก RST_N Active วงจรจะทำการรีเซ็ตและกลับมาทำงานที่ State เริ่มต้น (10 คะแนน)



วาดรูปสัญญาณลงที่นี่

[Signature]